• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eineintegrierte Halbleiterschaltung enthält: eine erste Anschlussfläche (2a),die an einer Hauptoberflächeeines Halbleitersubstrats (7) angebracht ist; eine zweite Anschlussfläche (2b),die an der Hauptoberflächeangebracht und benachbart zu der ersten Anschlussfläche (2a)angeordnet ist; eine Anschlussverbindung (9), die zwischen der erstenAnschlussfläche(2a) und der zweiten Anschlussfläche(2b) angebracht ist, um die erste Anschlussfläche (2a) und die zweite Anschlussfläche (2b)miteinander zu verbinden; eine erste Signaleingabe/ausgabeschaltung(4a), die einen mit der ersten Anschlussfläche (2a) verbundenen erstenAusgabepuffer (12a) enthält;eine zweite Signaleingabe/ausgabeschaltung (4b), die einen mit derzweiten Anschlussfläche(2b) verbundenen zweiten Eingabepuffer (11b) und einen mit der zweitenAnschlussfläche(2b) verbundenen zweiten Ausgabepuffer (12b) enthält und einenAusgangsabschnitt mit einer steuerbaren Ausgangsimpedanz aufweist;und eine Eingabe/Ausgabesignalsteuerschaltung (5), die mit der erstenSignaleingabe/ausgabeschaltung (4a) und mit der zweiten Signaleingabe/ausgabeschaltung(4b) verbunden ist. Die Eingabe/Ausgabesignalsteuerschaltung (5) enthält: eineerste Verriegelungsschaltung (25), die mit einem Eingangsabschnittdes ersten Ausgabepuffers (12a) verbunden ist; eine zweite Verriegelungsschaltung(28), die mit einem Ausgangsabschnitt des zweiten Eingabepuffers (11b)verbunden ist; und einen Steuerschalter (23), der mit einem ...
    公开号:DE102004020699A1
    申请号:DE200410020699
    申请日:2004-04-28
    公开日:2005-04-07
    发明作者:Katsuya Furue
    申请人:Renesas Technology Corp；
    IPC主号:G01R31-28
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf eine integrierte Halbleitervorrichtung,die einen Anschlussflächenaufbauzum leichteren Testen, eine Signaleingabe/ausgabeschaltung und eineEingabe/Ausgabesignalsteuerschaltung enthält.
    [0002] DieAnschlussflächenfür eineder Anmelderin bekannte integrierte Halbleiterschaltung sind unabhängig voneinanderausgebildet. Währendeines Wafertests wird eine Testnadel mit den Anschlussflächen inKontakt gebracht zum Zuführeneiner Versorgungsspannung und eines Testsignals zu der integriertenHalbleitervorrichtung und zum Empfangen eines Testausgabesignalsaus ihr.
    [0003] Eineweitere vorgeschlagene integrierte Halbleiterschaltung verbindeteine Versorgungsanschlussflächemit einer Bondfläche,um die Leistungsversorgungsgenauigkeit für den Wafertest zu verbessern(japanische Patentoffenlegungsschrift Nr. 260048/1988 (3, Seite 31).
    [0004] Inden letzten Jahren wurden die Anschlussflächen in ihrer Größe verringertzum Abwärtsskalierender integrierten Halbleitervorrichtung. Daher ist es jetzt sehrschwierig, die Testnadel mit jeder Anschlussfläche in Kontakt zu bringen.
    [0005] Weiterhinist auch die Stromtreibfähigkeiteines Ausgabepuffers füreine mit den Anschlussflächenverbundene Signaleingabe/ausgabeschaltung ebenfalls verringert,um den Leistungsverbrauch einer integrierten Halbleiterschaltungzu verringern. Demzufolge kann die Kapazität einer Testfassung zur Verwendungim Wafertest einer integrierten Halbleiterschaltung nicht schnellaufgeladen bzw. entladen werden. Somit kann das Wafertesten nichtmit hoher Genauigkeit durchgeführtwerden.
    [0006] Wenndie Stromtreibfähigkeiteines Ausgabepuffers abnimmt, steigt für gewöhnlich die Ausgangsimpedanzdes Puffers an. Das bewirkt eine Impedanzfehlanpassung zwischender Testfassung und dem Ausgabepuffer, was es unmöglich macht,genaue Tests durchzuführen.
    [0007] Wenndie Anschlussflächenzur Verwendung beim Wafertest in ihrer Größe erhöht werden, ist das Thema desTests hinsichtlich der Anschlussflächen erledigt. Das Thema derniedrigen Stromtreibfähigkeithinsichtlich der Ausgabepuffer ist jedoch immer noch nicht gelöst. Für einigeintegrierte Halbleiterschaltungen ist das Layout für die Anschlussflächen unddie Signaleingabe/ausgabeschaltungen, die mit den Anschlussflächen verbundensind, festgelegt, um die Entwurfs/Herstellungsdauer zu verringern unddie Verdrahtung so zu ändern,wie es zum Auswählender zu verwendenden Anschlussflächenund Signaleingabe/ausgabeschaltungen erforderlich ist. Für solcheintegrierte Halbleiterschaltungen kann jedoch die Größe der Anschlussflächen nichtgeändert werden,weil sie eine beträchtlicheEntwurfsänderungmit sich bringt.
    [0008] DasTestproblem hinsichtlich der Anschlussflächen kann gelöst werden,wenn eine Mehrzahl von Anschlussflächen miteinander verbundenwerden, wie in der Patentschrift 1 angegeben, um die Anschlussfläche zu erhöhen, mitder die Testnadel in Kontakt kommt. Das Problem der geringen Stromtreibfähigkeithinsichtlich der Ausgabepuffer wird jedoch durch die im Patentdokument1 offenbarte Technik nicht gelöst.
    [0009] Abgesehenvon der Stromtreibfähigkeitder Ausgabepuffer muss ein Beurteilungstest durchgeführt werden,um festzustellen, ob das Problem einer bei dem Wafertest zurückgewiesenenintegrierten Halbleiterschaltung auf einen logischen Fehler in der integriertenHalbleiterschaltung oder auf einen Signalübertragungsfehler zwischender integrierten Halbleiterschaltung und einer Testvorrichtung zurückzuführen ist.Ein herkömmlichdurchgeführterSignalübertragungsbewertungstesterfordert es, dass ein Signalzeitverlauf mit einem Oszilloskop beobachtetwird. Die Laboranforderungen füreinen solchen Signalübertragungsbewertungstestsind hoch.
    [0010] DieAufgabe der vorliegenden Erfindung besteht darin, eine integrierteHalbleitervorrichtung bereitzustellen, die so verbessert ist, dasssie das obige Testproblem -hinsichtlich der Anschlussflächen sowiedas obige Stromtreibfähigkeitsproblemhinsichtlich des Ausgabepuffers und/oder den obigen Signalübertragungsbewertungstestdurchführenkann.
    [0011] DieAufgabe wird gelöstdurch eine integrierte Halbleiterschaltung gemäß Anspruch 1, 9 bzw. 10. Weiterbildungender Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.
    [0012] Dieintegrierte Halbleiterschaltung enthält: eine erste Anschlussfläche, diean einer Hauptoberflächeeines Halbleitersubstrats angebracht ist; eine zweite Anschlussfläche, diean der Hauptoberfläche angebrachtund benachbart zu der ersten An schlussfläche angeordnet ist; eine Anschlussverbindung,die zwischen der ersten Anschlussfläche und der zweiten Anschlussfläche angebrachtist, um die erste Anschlussflächeund die zweite Anschlussflächemiteinander zu verbinden; eine erste Signaleingabe/Ausgabeschaltung,die einen mit der ersten Anschlussfläche verbundenen ersten Ausgabepufferenthält;eine zweite Signaleingabe/Ausgabeschaltung, die einen mit der zweitenAnschlussflächeverbundenen zweiten Eingabepuffer und einen mit der zweiten Anschlussfläche verbundenenzweiten Ausgabepuffer enthältund einen Ausgangsabschnitt mit einer steuerbaren Ausgangsimpedanzaufweist; und eine Eingabe/Ausgabesignalsteuerschaltung, die mitder ersten Signaleingabe/Ausgabeschaltung und mit der zweiten Signaleingabe/Ausgabeschaltungverbunden ist. Die Eingabe/Ausgabesignalsteuerschaltung enthält: eineerste Verriegelungsschaltung, die mit einem Eingangsabschnitt desersten Ausgabepuffers verbunden ist; eine zweite Verriegelungsschaltung, diemit einem Ausgangsabschnitt des zweiten Eingabepuffers verbundenist; und einen ersten Steuerschalter, der mit einem Eingangsabschnittdes ersten Ausgabepuffers und mit einem Eingangsabschnitt des zweitenAusgabepuffers verbunden ist.
    [0013] Beider integrierten Halbleiterschaltung kann das Kontaktieren der Anschlussfläche leichtdurchgeführtwerden, da die erste Anschlussflächeund die zweite Anschlussflächedurch die Anschlussverbindung verbunden sind. Weiterhin können zusätzlich zu einemNormalbetrieb, bei dem der erste Ausgabepuffer ein Ausgangssignalausgibt oder der erste Eingabepuffer ein Eingangssignal einliest,ein erster Testbetrieb und ein zweiter Testbetrieb ausgewählt werden.In dem ersten Testbetrieb erzeugen der erste Ausgabepuffer und derzweite Ausgabepuffer gleichzeitig Ausgangssignale mit demselbenLogikpegel, währenddie steuerbare Ausgangsimpedanz auf einen niedrigen Wert eingestelltist, wobei der erste Steuerschalter eingeschaltet ist. In dem zweitenTestbetrieb verriegelt die erste Verriegelungs schaltung ein demersten Ausgabepuffer zugeführtesSignal mit einem vorbestimmten Zeitablauf, und die zweite Verriegelungsschaltungverriegelt ein von dem zweiten Eingabepuffer ausgegebenes Signalmit einem vorbestimmten Zeitverlauf.
    [0014] Dererste Testbetrieb bietet den Vorteil, dass die Stromtreibfähigkeitdes Ausgabepuffers erhöht wird,währendder zweite Testbetrieb den Vorteil bietet, dass der oben genannteSignalübertragungsbeurteilungstestleicht durchgeführtwerden kann.
    [0015] WeitereMerkmale und Zweckmäßigkeiten derErfindung ergeben sich aus der Beschreibung von Ausführungsbeispielenanhand der beigefügten Zeichnungen.Von den Figuren zeigen:
    [0016] 1 eine Draufsicht auf eineintegrierte Halbleitervorrichtung nach einer ersten Ausführungsformder vorliegenden Erfindung;
    [0017] 2A eine vergrößerte Draufsicht,die einen Testanschlussabschnitt der integrierten Halbleitervorrichtungnach der ersten Ausführungsform zeigt;
    [0018] 2B eine Querschnittsansicht,die den Schnitt I-I des Testanschlussabschnitt in 2A zeigt;
    [0019] 3 ein Blockdiagramm, dasim Detail eine erste Signaleingabe/ausgabeschaltung, eine zweite Signaleingabe/ausgabeschaltungund eine Eingabe/Ausgabesignalsteuerschaltung nach der ersten Ausführungsformzeigt;
    [0020] 4 eine Darstellung einesZustands, in dem eine Testnadel in Kontakt mit der integrierten Halbleitervorrichtungnach der ersten Ausführungsformkommt;
    [0021] 5 eine Darstellung verschiedenerBetriebsarten der integrierten Halbleitervorrichtung nach der erstenAusführungsform;
    [0022] 6A, 6B Zeitverlaufsdiagramme verschiedenerSignale in dem Testbetrieb der integrierten Halbleitervorrichtungnach der ersten Ausführungsform;
    [0023] 7 ein Blockdiagramm, dasim Detail eine erste Signaleingabe/ausgabeschaltung, eine zweite Signaleingabe/ausgabeschaltungund eine Eingabe/Ausgabesignalsteuerschaltung einer integrierte Halbleitervorrichtungnach einer zweiten Ausführungsformder vorliegenden Erfindung zeigt;
    [0024] 8A, 8B Draufsichten, die einen Anschlussabschnitteiner integrierten Halbleitervorrichtung nach einer dritten Ausführungsformder vorliegenden Erfindung zeigen;
    [0025] 9 ein Blockdiagramm, dasim Detail eine erste Signaleingabe/ausgabeschaltung, eine zweite Signaleingabe/ausgabeschaltungund eine Eingabe/Ausgabesignalsteuerschaltung einer integrierte Halbleitervorrichtungnach einer vierten Ausführungsformder vorliegenden Erfindung zeigt;
    [0026] 10 ein Blockdiagramm, dasim Detail eine erste Signaleingabe/ausgabeschaltung, eine zweiteSignaleingabe/ausgabeschaltung und eine Eingabe/Ausgabesignalsteuerschaltungeiner integrierte Halbleitervorrichtung nach einer fünften Ausführungsformder vorliegenden Erfindung zeigt;
    [0027] MitBezug auf die beigefügtenZeichnungen werden nun Ausführungsformender vorliegenden Erfindung beschrieben.
    [0028] 1 ist eine Draufsicht, dieeine erste Ausführungsformeiner integrierten Halbleiterschaltung nach der vorliegenden Erfindungveranschaulicht. Wie in dieser Figur dargestellt, enthält die vorliegendeAusführungsformder integrierten Halbleiterschaltung 1 eine Anschlussfläche 2,die Aluminium, Kupfer bzw. andere Leiter enthält und an einer Hauptoberfläche einesHalbleitersubstrats 7 ausgebildet ist; eine Anschlussverbindung 9,die elektrisch eine erste Anschlussfläche 2a und eine zweiteAnschlussfläche 2b verbindet,um einen Testanschluss 2t zu bilden, der ein Teil der Anschlussfläche 2 istund mit dem eine (nicht dargestellte) Testnadel beim Wafertest inKontakt kommt, und die eine Hauptoberfläche aufweist, die zumindestAluminium, Kupfer bzw. andere Leiter enthält; eine Signaleingabe/ausgabeschaltung 4,die mit der Anschlussfläche 2 über eineinterne Verdrahtung 3 verbunden ist, die Aluminium, Kupferbzw. andere Leiter enthält;eine Eingabe/Ausgabesignalsteuerschaltung 5, die über dieinterne Verdrahtung 3 verbunden ist mit einer ersten Signaleingabe/ausgabeschaltung 4a verbundenist, die ein Teil der Signaleingabe/ausgabeschaltung 4 istund mit der ersten Anschlussfläche 2a,sowie mit einer zweiten Signaleingabe/ausgabeschaltung 4b,die mit der zweiten Anschlussfläche 2b verbundenist; und eine interne Schaltung 6, die über die interne Verdrahtung 3 mit derEingabe/Ausgabesignalsteuerschaltung 5 verbunden ist. Derin der Figur durch gestrichelte Linien dargestellte Bereich außer denAnschlussflächen 2, 2a, 2b undder (späterbeschriebenen) Anschlussfläche 2c undder Anschlussverbindung 9 ist mit einer (nicht dargestellten)Oberflächenschutzschichtbedeckt, die auf der Hauptoberflächedes Halbleitersubstrats 7 ausgebildet ist, um einen Schutzfür dieintegrierte Halbleiterschaltung 1 bereitzustellen.
    [0029] Dieinterne Schaltung 6 verwirklicht die Funktionalität der integriertenHalbleiterschaltung 1 und enthält eine (nicht dargestellte)Logikschaltung und eine (nicht dargestellte) Speichervorrichtung.Die Anschlussfläche 2c isteine Versorgungsanschlussfläche,die der integrierten Halbleiterschaltung 1 eine Eingangsspannungzuführt.Mit einer bekannten Technik wird die Anschlussfläche 2c mit der Anschlussverbindung 9 verbunden,um die Flächezu vergrößern, mitder eine Testnadel in Kontakt kommt.
    [0030] 2A ist eine vergrößerte Draufsicht,die einen Testanschlussabschnitt der integrierten Halbleitervorrichtungnach der ersten Ausführungsform zeigt. 2B ist eine Querschnittsansicht,die den Schnitt I-I des Testanschlussabschnitts zeigt. Wie in 2B dargestellt, sind dieerste Anschlussfläche 2a unddie zweite Anschlussfläche 2b ebensowie die anderen Anschlussflächen 2, 2c in 1 auf einer Zwischenlagendielektrikumsschicht 8 ausgebildet, dieaus Siliziumdioxid bzw. anderen dielektrischen Materialien bestehtund auf dem Substrat 7 aus Silizium bzw. einem anderenHalbleiter ausgebildet ist. Die Hauptoberflächen der ersten Anschlussfläche 2a undder zweiten Anschlussfläche 2b liegenaußerhalbder integrierten Halbleiterschaltung 1 frei.
    [0031] Zumbesseren Kontakt mit der Testnadel ist die Auf/Ab-Abmessung derin 2A gezeigten Anschlussverbindung 9 genauso groß ausgeführt wie dieder ersten Anschlussfläche 2a undder zweiten Anschlussfläche 2b,und die planare Flächeder Anschlussverbindung 9 ist rechteckig, so dass sie eine Lücke zwischender ersten Anschlussfläche 2a und derzweiten Anschlussfläche 2b vollständig füllt. Weiterhinist die Dicke der Anschlussverbindung 9 wie in 2B dargestellt gleich groß ausgeführt wiedie der ersten Anschlussfläche 2a undder zweiten Anschlussfläche 2b.Genau wie die Anschlussflächen 2, 2a, 2b und 2c liegtdie Hauptoberflächeder Anschlussverbindung 9 außerhalb der in tegrierten Halbleitervorrichtung 1 frei.Die Verdrahtung und andere (nicht dargestellte) Elemente auf derOberflächeder Zwischenlagendielektrikumsschicht 8, an der die Anschlussflächen 2, 2a, 2b und 2c sowiedie Anschlussverbindung 9 nicht ausgebildet sind, sindmit einer Oberflächenschutzschicht 10 versehen,die aus Siliziumnitrid bzw. anderen dielektrischen Materialien besteht,um einen Schutz bereitzustellen.
    [0032] 3 ist ein Blockdiagramm,das im Detail die erste Signaleingabe/ausgabeschaltung, die zweiteSignaleingabe/ausgabeschaltung und die Eingabe/Ausgabesignalsteuerschaltungnach der ersten Ausführungsformzeigt. Wie in 3 dargestellt,enthältdie erste Signaleingabe/ausgabeschaltung 4a einen erstenEingabepuffer 11a und einen ersten Ausgabepuffer 12a.Der erste Eingabepuffer 11a und der erste Ausgabepuffer 12a sindbeide mit der ersten Anschlussfläche 2a verbunden.Die zweite Signaleingabe/ausgabeschaltung 4b enthält einenzweiten Eingabepuffer 11b und einen zweiten Ausgabepuffer 12b.Der zweite Eingabepuffer 11b und der zweite Ausgabepuffer 12b sindmit der zweiten Anschlussfläche 2b verbunden.
    [0033] Wiedie erste Signaleingabe/ausgabeschaltung 4a und die zweiteSignaleingabe/ausgabeschaltung 4b ist eine weitere Eingabe/Ausgabeschaltung 4,die mit der in 1 gezeigtenAnschlussfläche 2 verbundenist, ebenfalls mit einem Eingabepuffer 11 und einem Ausgabepuffer 12 versehen.
    [0034] Dieintegrierte Halbleiterschaltung 1 enthält weiter einen zweiten Steuerschalter 13,der in einem Ausgangsabschnitt des zweiten Ausgabepuffers 12b bereitgestelltist. Der zweite Ausgabepuffer 12b ist mit den Eingangsabschnittender zweiten Anschlussfläche 2b unddes zweiten Eingabepuffers 11b über den zweiten Steuerschalter 13 verbunden.Der Öffnen/Schließen-Betrieb des zweitenSteuerschalters 13 wird von einem Steuersignal Steuer_Agesteuert, das von der internen Schaltung 6 ausgegebenwird. Die Steuerung wird so durchgeführt, dass die Ausgangsimpedanzdes Ausgangsabschnitts des zweiten Ausgabepuffers 12b geringoder hoch ist. Wenn die Impedanz gering ist, bedeutet das, dassdas von dem zweiten Ausgabepuffer 12b auszugebende Signalan die Eingangsabschnitte der zweiten Anschlussfläche 2b unddes zweiten Eingabepuffers 11b ausgegeben werden kann,d.h. die Eingangsabschnitte des zweiten Ausgabepuffers 12b,der zweiten Anschlussfläche 2b unddes zweiten Eingabepuffers 11b sind elektrisch miteinanderverbunden. Wenn die Impedanz hoch ist, bedeutet das, dass das vondem zweiten Ausgabepuffer 12b auszugebende Signal nichtan die Eingangsabschnitte der zweiten Anschlussfläche 2b unddes zweiten Eingabepuffers 11b ausgegeben werden kann,d.h. die Eingangsabschnitte des zweiten Ausgabepuffers 12b,der zweiten Anschlussfläche 2b unddes zweiten Eingabepuffers 11b sind elektrisch voneinandergetrennt.
    [0035] DieEingabe/Ausgabesignalsteuerschaltung 5 enthält eineVerdrahtung 21, die ein von dem ersten Eingabepuffer 11a eingegebenesSignal als Eingangssignal Eingabe_A zu der internen Schaltung 6 überträgt. DieEingabe/Ausgabesignalsteuerschaltung 5 enthält aucheine Verdrahtung 24, die ein Ausgangssignal Ausgabe_A derinternen Schaltung 6 an den Eingangsabschnitt des erstenEingabepuffers 12a, an einen Anschluss eines ersten Steuerschalters 23,der in der Eingabe/Ausgabesignalsteuerschaltung 5 ausgebildetist, und an den Eingangsabschnitt einer ersten Verriegelungsschaltung 25 überträgt. DieVerdrahtung 21 und die Verdrahtung 24 sind Leiter,die z.B. aus Aluminium bzw. Kupfer bestehen.
    [0036] Derandere Anschluss des ersten Steuerschalters 23 ist mitdem Eingangsabschnitt des zweiten Ausgabepuffers 12b verbunden.Der Öffnen/Schließen-Betriebdieses Schalters 23 wird von einem von dem Anschluss Steuer_Bin der internen Schaltung 6 ausgegebenen Steuersignal gesteuert.
    [0037] DerAusgangsabschnitt der ersten Verriegelungsschaltung 25 istmit einer Vergleicherschaltung 26 verbunden, die eine Exklusiv-OR-Schaltung enthält, diein der Eingabe/Ausgabesignalsteuerschaltung 5 ausgebildetist. Die erste Verriegelungsschaltung 25 verriegelt einSignal, das einem Signaleingabeabschnitt eingegeben wird, zu einemTakt, der von dem Anschluss Takt_A in der internen Schaltung erzeugtwird und dessen Zeitverlauf vordefiniert ist.
    [0038] DieEingabe/Ausgabesignalsteuerschaltung 5 enthält weitereine zweite Verriegelungsschaltung 28. Der Eingangsabschnittder zweiten Verriegelungsschaltung 28 ist mit dem Ausgangsabschnitt deszweiten Eingabepuffers 11b verbunden, und der Ausgangsabschnittder zweiten Verriegelungsschaltung 28 ist mit der Vergleicherschaltung 26 verbunden.Die zweite Verriegelungsschaltung 28 verriegelt ein Signal,das einem Signaleingabeabschnitt eingegeben wird, synchron zu einemTakt, der von dem Anschluss Takt_A in der internen Schaltung erzeugt wirdund dessen Zeitverlauf vordefiniert ist.
    [0039] DieVergleicherschaltung 26 berechnet das Exklusiv-OR zwischenden Ausgaben der ersten Verriegelungsschaltung 25 und derzweiten Verriegelungsschaltung 28 und gibt das Berechnungsergebnisan den Anschluss Ausgabe_B in der internen Schaltung 6 aus.
    [0040] DieSteuerschalter 13, 23 können einen Transistor oderdergleichen enthalten. In der vorliegenden Ausführungsform der integriertenHalbleiterschaltung enthalten diese Steuerschalter 13, 23 einenn-Kanal-MOS-Transistor.
    [0041] MitBezug auf 4 wird nunein Wafertestverfahren zur Verwendung mit der integrierten Halbleitervorrichtung 1 beschrieben.Um eine Signaleingabe/ausgabe zwischen der integrierten Halbleiterschaltung 1 undeiner (nicht dargestellten) externen Testvorrichtung bei dem Wafertestzu ermöglichen, istes erforderlich, eine Testnadel 31 in Kontakt mit dem Testanschluss 2t unddem Versorgungsanschluss 2c zu bringen. Bei der vorliegendenAusführungsformder integrierten Halbleiterschaltung 1 wird der verwendeteTestanschluss 2t gewonnen, indem die erste Anschlussfläche 2a unddie zweite Anschlussfläche 2b mitder Anschlussverbindung 9 verbunden werden. Demzufolgeist die Fläche,mit der die Testnadel 31 in Kontakt kommen kann, groß, so dassdie Testnadel 31 stabil in Kontakt mit dem Testanschluss 2t kommenkann.
    [0042] Weiterhinist die Anschlussflächein der vorliegenden Ausführungsformder integrierten Halbleiterschaltung 1 vergrößert, dadie Anschlussflächen 2, 2a und 2b,die im Voraus ausgelegt worden sind, durch die Anschlussverbindung 9 verbundensind. Daher ist es nicht notwendig, einen Schritt für einen neuenAnschlussflächenentwurfdurchzuführen,der erhebliche Arbeitsanforderungen mit sich bringt.
    [0043] MitBezug auf 3 und 5 werden nun die von derintegrierten Halbleiterschaltung in verschiedenen BetriebsartendurchgeführtenVorgängebeschrieben. 5 veranschaulichtverschiedene Betriebsarten der integrierten Halbleiterschaltung 1 durchDarstellen der Logikwerte (0: Signalausgabe mit niedrigem Spannungspegel;1: Signalausgabe mit hohem Spannungspegel), die von den in 3 gezeigten Anschlüssen Steuer_Aund Steuer_B ausgegeben werden, und durch Anzeigen, ob ein Takt vondem Anschluss Takt_A ausgegeben wird (1: Ausgabe; 0: keine Ausgabe).
    [0044] Ineinem Normalbetrieb, der in der Figur angezeigt ist, führt dieintegrierte Halbleiterschaltung 1 einen Betrieb für die tatsächlicheVerwendung durch. In einem ersten Testbetrieb und einem zweitenTestbetrieb führtdie integrierte Halbleiterschaltung 1 einen Testbetriebdurch.
    [0045] ImFolgenden wird der Normalbetrieb beschrieben. Wenn die integrierteHalbleiterschaltung 1 im Normalbetrieb ist, wird der Testanschluss 2t für die Signaleingabe/ausgabeverwendet, die fürden Normalbetrieb der integrierten Halbleiterschaltung 1 erforderlichist, genauso wie die anderen Anschlussflächen 2.
    [0046] Wennder Testanschluss 2t in dem Normalbetrieb als Ausgabeanschlussdient, geben die AnschlüsseSteuer_A und Steuer_B "0" aus, und der ersteSteuerschalter 23 und der zweite Steuerschalter 13 öffnen sich,da sie einen n-Kanal-MOS-Transistor enthalten. Daher wird das vondem Anschluss Ausgabe_A in der internen Schaltung 6 ausgegebeneSignal von dem ersten Ausgabepuffer 12a verstärkt unddann überden Testanschluss 2t an eine (nicht dargestellte) externeVorrichtung ausgegeben, die mit dem Testanschluss 2t verbundenist.
    [0047] Auchwenn der Testanschluss 2t in dem Normalbetrieb als Eingabeanschlussdient, geben die AnschlüsseSteuer_A und Steuer_B "0" aus. Daher öffnen dererste Steuerschalter 23 und der zweite Steuerschalter 13.Demzufolge wird das Signal der (nicht dargestellten) externen Vorrichtung über den Testanschluss 2t undden ersten Eingabepuffer 11a der internen Schaltung 6 zugeführt.
    [0048] Wenndie erste Anschlussfläche 2a unddie zweite Anschlussfläche 2b zumVergrößern derFlächedes Anschlusses mit der Anschlussverbindung 9 verbundensind, wird die erste Anschlussfläche 2a vonder zweiten Signaleingabe/ausgabeschaltung 4b beeinflusst,die mit der zweiten Eingabefläche 2b verbundenist. Anders ausgedrücktwird die Ausgangsspannung des zweiten Ausgabepuffers 12b zuder zweiten Anschlussfläche 2b ausgegebenund beeinflusst die Signale, die zu der ersten Anschlussfläche 2a,die mit der zweiten Anschlussfläche 2b verbundenist, eingegeben oder von ihr ausgegeben werden. Diese Situationkann verhindert werden, wenn der zweite Ausgabepuffer 12b vonder zwei ten Anschlussfläche 2b getrenntwird. In einem solchen Zustand wirkt der existierende zweite Ausgabepuffer 12b jedoch überhauptnicht und wird überflüssig.
    [0049] Inder vorliegenden Ausführungsformkann der zweite Steuerschalter 13 den zweiten Ausgabepuffer 12b wieoben beschrieben elektrisch von der zweiten Anschlussfläche 2b trennen.Das bedeutet, dass der Ausgangsabschnitt des zweiten Ausgabepuffers 12b aufeine hohe Impedanz gelegt werden kann. Daher kann die erste Anschlussfläche 2a während einesNormalbetriebs von dem zweiten Ausgabepuffer 12b unbeeinflusstbleiben. Weiterhin kann der zweite Steuerschalter 13 denzweiten Ausgabepuffer 12b elektrisch mit der zweiten Anschlussfläche 2b verbinden.Daher kann der zweite Ausgabepuffer 12b wirkungsvoll genutztwerden, um eine erhöhte Leichtigkeitdes Testens bereitzustellen, wie später beschrieben wird.
    [0050] Dasvon dem Anschluss Ausgabe_A ausgegebene Signal wird auch an denEingangsabschnitt der ersten Verriegelungsschaltung 25 übertragen.Da der ersten Verriegelungsschaltung 25 jedoch kein TaktTakt_A eingegeben wird, verriegelt die erste Verriegelungsschaltung 25 dasSignal nicht. Daher wird auf den Betrieb der integrierten Halbleiterschaltung überhauptkein Einfluss ausgeübt.
    [0051] Imfolgenden werden die in dem ersten Testbetrieb durchgeführten Vorgänge beschrieben.Wenn der Testanschluss 2t für die Signalausgabe verwendetwird, wenn die integrierte Halbleiterschaltung in den ersten Testbetriebversetzt ist, geben die AnschlüsseSteuer_A und Steuer_B "1" aus. Daher schließen dererste Steuerschalter 23 und der zweite Steuerschalter 13,wodurch der Ausgangsabschnitt des zweiten Ausgabepuffers 12b aufeine geringe Impedanz eingestellt wird. Das von dem Anschluss Ausgabe_Ain der internen Schaltung 6 ausgegebene Signal wird gleichzeitigdem ersten Ausgabepuffer 12a und dem zweiten Aus gabepuffer 12b zugeführt. Dererste Ausgabepuffer 12a und der zweite Ausgabepuffer 12b gebendann gleichzeitig Signale mit demselben Logikpegel aus. Demzufolgewird die (nicht dargestellte) Testfassung simultan von diesen zweiAusgabepuffern 12a, 12b getrieben.
    [0052] BeimWafertest einer integrierten Halbleiterschaltung liegt zwischender integrierten Halbleiterschaltung und einer Testvorrichtung eineTestfassung mit einer hohen Kapazität. Beim Wafertest muss die integrierteHalbleiterschaltung daher eine Kapazität aufladen/entladen, die größer istals in einem Normalbetrieb. Die Ausgabepuffer für die integrierte Halbleiterschaltungsind unter der Annahme entworfen, dass sie für den Normalbetrieb verwendetwerden. Wenn die Kapazitätder Testfassung groß ist, kannsie nicht mit dem angegebenen Zeitverlauf geladen/entladen werden.Dadurch entsteht eine Situation, bei der integrierte Halbleiterschaltungen,die im Normalbetrieb keine Probleme aufweisen, bei einem Wafertestals defekt festgestellt werden.
    [0053] Umdieses Problem zu lösen,wurde herkömmlicherweisedie Testfassung verbessert unter Verwendung einer beträchtlichenMenge von Arbeitskraft und Kosten. Die vorliegende Ausführungsform derintegrierten Halbleitervorrichtung löst dieses Problem jedoch ohneeine Verbesserung der Testfassung, da die Treiberfähigkeitdes Testanschlusses 2t nur während eines Testbetriebs erhöht werdenkann, indem beim Testen der zweite Ausgabepuffer 12b verwendetwird, der währenddes Testens mit der zweiten Anschlussfläche 2b verbunden ist.
    [0054] Wennder Testanschluss 2t fürdie Signaleingabe verwendet wird, wenn die integrierte Halbleiterschaltungin den ersten Testbetrieb versetzt ist, öffnen die Steuerschalter 13, 23 wieim Normalbetrieb, so dass der Testanschluss 2t als einegroßflächige Anschlussfläche verwendetwerden kann, die von dem zwei ten Ausgabepuffer 12b unbeeinflusstbleibt und es ermöglicht,dass die Testnadel mit ihr in Kontakt kommt.
    [0055] Imfolgenden werden die in dem zweiten Testbetrieb durchgeführten Vorgänge beschrieben. Imzweiten Testbetrieb kann ein Signalübertragungsbewertungstest mitLeichtigkeit durchgeführtwerden. Wenn eine integrierte Halbleiterschaltung bei einem Wafertestals defekt befunden wird, wird der Signalübertragungsbewertungstest durchgeführt, umfestzustellen, ob das Problem auf einen Logikfehler in der integriertenHalbleitervorrichtung oder auf einen Signalübertragungsfehler zwischender integrierten Halbleitervorrichtung und einer Testvorrichtungzurückzuführen ist.
    [0056] Wenndie AnschlüsseSteuer_A und Steuer_B "0" ausgeben, wenn derTestanschluss 2t fürdie Signalausgabe verwendet wird, öffnen der erste Steuerschalter 23 undder zweite Steuerschalter 13. Das von dem Anschluss Ausgabe_Aausgegebene Signal wird nicht nur zu dem ersten Ausgabepuffer 12a geliefert,sondern auch zu dem Eingangsabschnitt der ersten Verriegelungsschaltung 25.Es wird dann entsprechend einem von dem Anschluss Takt_A mit vorbestimmtemZeitablauf abgegebenen Takt verriegelt.
    [0057] Weiterwird das von dem Anschluss Output_A ausgegebene Signal, das vondem ersten Ausgabepuffer 12a ausgegeben wird, nicht nurder Eingabeseite (im folgende als Punkt C bezeichnet) einer Testvorrichtung 51 über einen Übertragungspfad 50,der die erste Anschlussfläche 2a unddie Testfassung enthält,zugeführt,sondern überdie Anschlussverbindung 9, die zweite Testanschlussfläche 2b,und den zweiten Eingabepuffer 11b auch dem Eingangsabschnittder zweiten Verriegelungsschaltung 28. Es wird dann in Übereinstimmungmit einem Takt verriegelt, der von dem Anschluss Takt_A mit demselbenvorbestimmten Zeitablauf ausgegeben wird wie zum Verriegeln desEingabesignals von der ersten Verriegelungsschaltung 25.
    [0058] Dasvon der zweiten Verriegelungsschaltung 28 verriegelte Signalwird gewonnen, indem eine von dem ersten Ausgabepuffer 12a ausgegebeneSpannung mit einer Spannung überlagertwird, die von dem Hochimpedanzeingangspunkt C reflektiert und zurückgegebenwird. Es entspricht annäherndeinem Signalverlauf des Anschlusses Ausgabe_A an Punkt C. Wenn dieVergleicherschaltung 26 das Signal, das von der erstenVerriegelungsschaltung 25 verriegelt wird und nicht vondem Übertragungspfad 50 beeinflusstist, mit dem Signal vergleicht, das von der zweiten Verriegelungsschaltung 28 verriegeltwird und von dem Übertragungspfad 50 beeinflusstist, ist es leicht zu beurteilen, ob das Signal durch den Übertragungspfad 50 verschlechtertwird.
    [0059] Wenndie Ausgabe der Vergleicherschaltung 26 "0" ist, was anzeigt, dass die Ausgabeder ersten Verriegelungsschaltung 25 dieselbe ist wie dieder zweiten Verriegelungsschaltung 28, bedeutet dies, dassein Signal mit einem bestimmten Spannungspegel im Zeitpunkt derVerriegelung an Punkt C übertragenwird. Wenn dagegen die Ausgabe der Vergleicherschaltung 26 "1" ist, bedeutet das, dass zum Zeitpunktder Verriegelung ein Signal mit einer bestimmten Spannung nichtzu dem Punkt C übertragenwird.
    [0060] MitBezug auf 3 und 6 wird nun der zweite Testbetriebim Detail beschrieben.
    [0061] 6A zeigt einen Fall, indem die Ausgangsimpedanz des ersten Ausgabepuffers 12a (Rout) größer istals die Impedanz des Übertragungspfads 50 (Z),wobei der Unterschied zwischen den zwei Impedanzwerten klein ist. 6B zeigt einen Fall, in demdie Ausgangsimpedanz des ersten Ausgabepuffers 12a (Rout)größer istals die Impedanz des Übertragungspfads 50 (Z),wobei der Unterschied zwischen diesen beiden Impedanzwerten groß ist. EingabeA_und Takt_A zeigen jeweils die Signalverlaufsformen der von denAnschlüssenEingabe_A und Takt_A in der internen Schaltung 6 ausgegebenenSignale. Punkt A, B und C zeigt die Signalverlaufsformen an denin 3 gezeigten PunktenA, B und C. Ausgabe_B zeigt einen von der Vergleicherschaltung 26 ausgegebenenSignalverlauf.
    [0062] In 6A ist der Signalverlaufdes zu dem Punkt C übertragenenSignals Eingabe_A gestuft, erreicht aber die maximale Spannung innerhalbeiner kleinen Zeitspanne. Daher wird ein zufrieden stellendes Testergebniserzielt, wenn ein Test durchgeführt wird,um zu prüfen,ob eine fürPunkt C angegebene Zielspannung zum Zeitpunkt eines für den PunktC angegebenen Übernahmepunktserreicht wird.
    [0063] In 6B dagegen ist der Signalverlaufdes zu dem Punkt C übertragenenSignals Eingabe_A allmählichgestuft und braucht eine beträchtlicheZeitspanne, um den maximalen Spannungswert zu erreichen. Daher wirdkein zufrieden stellendes Testergebnis erzielt, wenn ein Test durchgeführt wird,um zu prüfen,ob eine fürPunkt C angegebene Zielspannung zum Zeitpunkt eines für den PunktC angegebenen Übernahmepunktserreicht wird.
    [0064] Inder vorliegenden Ausführungsformder integrierten Halbleiterschaltung 1 kann der Signalverlaufan dem Punkt A, der denselben Spannungswert wie an Punkt C mit annähernd demselbenZeitablauf wie ein Signalverlauf an dem Anschluss Eingabe_A erreicht,mit dem Signalverlauf an dem Punkt B verglichen werden, der denselbenSpannungswert wie bei Punkt C erreicht mit einer Verzögerung vonder Signalübertragungszeit,die fürdie Längedes Übertragungspfads 50 erforderlichist. Daher ist es möglich,den Zeitablauf und die Zielspannung für Takt_A zu bestimmen und dasan den Anschluss Ausgabe_B ausgegebene Signal zu untersuchen, umfestzustellen, ob der Signalverlauf von Eingabe_A zum Zeitpunktder Erzeugung des Testergebnisses richtig zu Punkt C übertragenwird, wobei z.B. ein Wafertestübernahmepunkt unddie Zeit der Signalübertragungsverzögerung über den Übertragungspfad 50 berücksichtigtwerden.
    [0065] Herkömmlicherweisewurde eine beträchtlicheMenge an Arbeitskraft verwendet, um die Angelegenheit eines Übertragungssignalverlaufszu studieren, da es nötigwar, einen Übertragungssignalverlaufmit einem Oszilloskop oder einem anderen ähnlichen Instrument zu beobachten.Für dieSignalverlaufsbeobachtung musste eine Signalverlaufsbeobachtungstestnadelin Kontakt mit einer Anschlussflächeeiner zu testenden Halbleitervorrichtung sein. Es war jedoch schoneine Testnadel fürden Test in Kontakt mit der Halbleitervorrichtung, und es war sehrschwierig, die Signalverlaufsbeobachtungstestnadel in Kontakt mitdem Pfad zu bringen. Die vorliegende Ausführungsform der integriertenHalbleitervorrichtung kann jedoch wie oben beschrieben leicht einenAusfall identifizieren, der durch ein Problem des Übertragungspfadsbewirkt wird.
    [0066] Wennder Testanschluss 2t fürdie Signaleingabe in dem zweiten Testbetrieb verwendet wird, kanndie Testanschlussfläche 2t alseine großflächige Anschlussfläche verwendetwerden, mit der die Testnadel in Kontakt kommen kann, ohne von dem zweitenAusgabepuffer 12b beeinflusst zu sein, indem der ersteSteuerschalter 23 und der zweite Steuerschalter 13 wiebeim Normalbetrieb geöffnetwerden.
    [0067] Inder vorliegenden Ausführungsformder integrierten Halbleiterschaltung 1 werden Steuer_A, Steuer_Bund Takt_A von der internen Schaltung 6 erzeugt. Alternativdazu könnensie jedoch auch direkt von außerhalbder integrierten Halbleiterschaltung 1 vorgegeben sein.Wenn so ein alternativer Aufbau verwendet wird, kann jedes Signalleicht von außerhalbder integrierten Halbleiterschaltung 1 eingestellt werden.
    [0068] DerAusgang der Komparatorschaltung 26 der vorliegenden Ausführungsformist mit dem Anschluss Ausgabe_B in der internen Schaltung 6 verbunden.Alternativ dazu kann die Vergleicherschaltung 26 jedochihre Ausgabe auch direkt nach außerhalb der integrierten Halbleiterschaltung 1 übertragen.Wenn so ein alternativer Aufbau verwendet wird, kann das von derVergleicherschaltung 26 erzeugte Vergleichsergebnis leichtvon außerhalbder integrierten Halbleiterschaltung 1 beobachtet werden. Eineweitere Alternative hat mit der Vergleicherschaltung 26 zutun und kann die Ausgangssignale der ersten Verriegelungsschaltung 25 undder zweiten Verriegelungsschaltung 28 direkt mit einemTester oder einem anderen Instrument außerhalb der integrierten Halbleiterschaltung 1 vergleichen.
    [0069] Wenndie integrierte Halbleiterschaltung den Testanschluss weder im Normalbetriebnoch in den Testbetrieben als Eingabeanschluss verwenden muss, kannals erste Signaleingabe/Ausgabeschaltung und als erste Anschlussfläche aucheine Signaleingabe/Ausgabeschaltung ohne einen Eingabepuffer, derim voraus in der integrierten Halbleiterschaltung ausgelegt ist,und eine mit dieser verbundenen Anschlussfläche verwendet werden.
    [0070] 7 ist ein Blockdiagramm,das im Detail eine erste Signaleingabe/Ausgabeschaltung, eine zweiteSignaleingabe/Ausgabeschaltung und eine Eingabe/Ausgabesignalsteuerschaltungnach einer zweiten Ausführungsformeiner integrierten Halbleiterschaltung zeigt. Die zweite Ausführungsformder integrierten Halbleiterschaltung ist dieselbe wie die ersteAusführungsform,außerdass sie den in 3 gezeigtenzweiten Steuerschalter 13 nicht aufweist und dass der zweiteAusgabepuffer 12b durch einen Tristate-Puffer 41 ersetztist, dessen Ausgangsabschnittimpedanz durch ein von dem Anschluss Steuer_Aausgegebenes Signal gesteuert wird. Andere Abschnitte der zweitenAusführungsformsind ganz dieselben wie bei der ersten Ausführungsform. Daher werden gleicheElemente durch dieselben Bezugszeichen be zeichnet und nicht wiederbeschrieben. Der Tristate-Puffer ist ein Ausgabepuffer, der in derLage ist, den Ausgangsabschnitt auf eine hohe Impedanz zu legenund zwei verschiedene Spannungsausgaben (High und Low) zu erzeugen.
    [0071] Wennder Ausgangsabschnitt des Tristate-Puffers 41 mit dem vondem Anschluss Steuer_A ausgegebenen Signal auf eine hohe Impedanzeingestellt wird, kann die vorliegende Ausführungsform der integriertenHalbleiterschaltung in denselben Zustand versetzt werden wie durch Öffnen deszweiten Steuerschalters 13 in der ersten Ausführungsform. Wenndas von dem Anschluss Steuer_A ausgegebene Signal verwendet wird,um den Ausgangsabschnitt des Tristate-Puffers 41 in einenZustand mit niedriger Impedanz zu versetzen, indem eine hohe oderniedrige Spannung ausgegeben werden kann, kann die vorliegende Ausführungsformder integrierten Halbleiterschaltung in denselben Zustand versetztwerden wie durch Schließendes zweiten Steuerschalters 13 in der ersten Ausführungsform.Wenn der obige Aufbau füreine integrierte Halbleiterschaltung verwendet wird, bei der einTristate-Puffer als Ausgabepuffer für den Signaleingabe/Ausgangsabschnittverwendet wird, bietet die vorliegende Ausführungsform daher denselbenVorteil wie die erste Ausführungsformund macht es möglich,die Anzahl der zum leichteren Testen erforderlichen Vorrichtungenzu verringern.
    [0072] 8A und 8B sind Draufsichten, die einen Anschlussabschnitteiner dritten Ausführungsformeiner integrierten Halbleiterschaltung nach der vorliegenden Erfindungzeigen. Die dritte Ausführungsform derintegrierten Halbleiterschaltung ist dieselbe wie die erste Ausführungsform,außerdass die Form einer Anschlussverbindung 9 von der in 2 gezeigten abweicht. Dahersind gleiche Elemente durch dieselben Bezugszeichen bezeichnet undwerden nicht wieder beschrieben.
    [0073] Umdie Testnadel mit einer verbesserten Kontaktmöglichkeit zu versehen, verwendetdie erste Ausführungsformder integrierten Halbleiterschaltung eine rechteckige Fläche, umdie Lückezwischen der ersten Anschlussfläche 2a undder zweiten Anschlussfläche 2b wiein 2A dargestellt vollständig zufüllen.Die Dicke des rechteckigen Abschnitts ist wie in 2B dargestellt dieselbe wie die der erstenAnschlussfläche 2a undder zweiten Anschlussfläche 2b.Die Anschlussverbindung 9 muss jedoch nur die Anschlussfläche vergrößern können, mitder die Testnadel in Kontakt kommen kann, und die Anschlussflächen 2a und 2b elektrischmiteinander verbinden. Daher kann die dargestellte Auf/Ab-Abmessungder Anschlussverbindung 9 wie in 8A dargestellt kleiner ausgeführt seinals die der Anschlussflächen 2a und 2b.
    [0074] Auchin der dritten Ausführungsformist die Fläche,mit der die Testnadel 31 in Kontakt kommen kann, wie in 8B dargestellt größer alsbei Verwendung der ersten Anschlussfläche 2a alleine. Weiterhinsind die erste Anschlussfläche 2a unddie zweite Anschlussfläche 2b elektrischmiteinander verbunden, so dass die dritte Ausführungsform denselben Vorteilbietet wie die erste Ausführungsform.
    [0075] 9 ist ein Blockdiagramm,das im Detail eine erste Signaleingabe/Ausgabeschaltung 104a, einezweite Signaleingabe/Ausgabeschaltung 104b und eine Eingabe/Ausgabesignalsteuerschaltung 105 einervierten Ausführungsformeiner integrierten Halbleiterschaltung nach der vorliegenden Erfindung zeigt.Die erste Signaleingabe/Ausgabeschaltung 104a, die zweiteSignaleingabe/Ausgabeschaltung 104b und die Eingabe/Ausgabesignalsteuerschaltung 105 dervierten Ausführungsformder integrierten Halbleiterschaltung sind jeweils ein Teil der ersten Signaleingabe/Ausgabeschaltung 4a,der zweiten Signaleingabe/Ausgabeschaltung 4b und der Eingabe/Ausgabesignalsteuerschaltung 5 derersten Ausführungsformder integrierten Halbleiterschaltung. In den anderen Elementen istdie vierte Ausführungsformdieselbe wie die erste Ausführungsform.Daher sind gleiche Elemente durch dieselben Bezugszeichen bezeichnet,und werden nicht wieder beschrieben.
    [0076] Wiein 9 dargestellt enthält die ersteSignaleingabe/Ausgabeschaltung 104a einen ersten Ausgabepuffer 12a,und die zweite Signaleingabe/Ausgabeschaltung 104b enthält einenzweiten Ausgabepuffer 12b. Der Ausgangsabschnitt des zweitenAusgabepuffers 12b enthälteinen zweiten Steuerschalter 13. Der zweite Ausgabepuffer 12b ist über denzweiten Steuerschalter 13 mit einer zweiten Anschlussfläche 2b verbunden.Der zweite Steuerschalter 13 öffnet/schließt gesteuertdurch ein Signal Steuer_A, das von der internen Schaltung 6 ausgegebenwird, und steuert die Ausgangsimpedanz des Ausgangsabschnitts deszweiten Ausgabepuffers 12b, so dass er hoch oder niedrigeingestellt ist.
    [0077] DieEingabe/Ausgabesignalsteuerschaltung 105 enthält eineVerdrahtung 24, die ein Ausgangssignal Ausgabe_A der internenSchaltung 6 zu dem Eingangsabschnitt des ersten Ausgabepuffers 12a undzu einem Anschluss des ersten Steuerschalters 23 überträgt, derin der Eingabe/Ausgabesignalsteuerschaltung 105 ausgebildetist.
    [0078] Derandere Anschluss des ersten Steuerschalters 23 ist mitdem Eingangsabschnitt des zweiten Ausgabepuffers 12b verbunden.Der erste Steuerschalter 23 öffnet und schließt gesteuertvon einem Steuersignal, das von dem Anschluss Steuer_B in der internenSchaltung 6 ausgegeben wird.
    [0079] Alsnächsteswerden mit Bezug auf 5 und 9 die Vorgänge beschrieben,die die integrierte Halbleiterschaltung in verschiedenen Betriebsarten durchführt. Wenndie integrierte Halbleiterschaltung im Normalbetrieb ist, gebendie Anschlüsse Steu er_Aund Steuer_B "0" aus. Daher öffnen der ersteSteuerschalter 23 und der zweite Steuerschalter 13.Somit wird das von dem Anschluss Ausgabe_A in der internen Schaltung 6 ausgegebeneSignal von dem ersten Ausgabepuffer 12a verstärkt undvon dem Testanschluss 2t ausgegeben.
    [0080] Wieoben beschrieben kann der Testanschluss, während die vierte Ausführungsformder integrierten Halbleiterschaltung im Normalbetrieb ist, wie beider ersten Ausführungsformals gewöhnliche Signalausgabeanschlussfläche verwendetwerden.
    [0081] Wenndie Testanschlussfläche 2t alsTestsignalausgabeanschluss verwendet wird, während die integrierte Halbleiterschaltungim ersten Testbetrieb ist, geben die Anschlüsse Steuer_A und Steuer_B "1" aus. Daher schließen der erste Steuerschalter 23 und derzweite Steuerschalter 13, wodurch der Ausgangsabschnittdes zweiten Ausgabepuffers 12b in einen Zustand niedrigerImpedanz versetzt wird. Somit wird das von dem Anschluss Ausgabe_Ain der internen Schaltung 6 ausgegebene Signal gleichzeitigzu dem ersten Ausgabepuffer 12a und dem zweiten Ausgabepuffer 12b übertragen,und der erste Ausgabepuffer 12a und der zweite Ausgabepuffer 12b gebengleichzeitig Ausgangssignale mit demselben Logikpegel aus. Demzufolgetreiben diese beiden Ausgabepuffer 12a und 12b gleichzeitigdie (nicht dargestellte) Testfassung.
    [0082] Wieoben beschrieben kann die vierte Ausführungsform der integriertenHalbleiterschaltung genauso wie die erste Ausführungsform die Stromtreibfähigkeitdes Testanschlusses 2t beim Wafertest vergrößern. Somitkann ein mit der Stromtreibfähigkeit desAusgabepuffers zusammenhängendesTestproblem gelöstwerden. Da der Testanschluss 2t einen Aufbau hat, der durchVerbinden der Anschlussflächen 2a und 2b mitder Anschlussverbindung 9 gewonnen wird, kann weiterhindie Testnadel beim Wafertesten stabil in Kontakt mit der Testanschlussfläche gebrachtwerden.
    [0083] 10 ist ein Blockdiagramm,das im Detail eine erste Signaleingabe/Ausgabeschaltung 204a, einezweite Signaleingabe/Ausgabeschaltung 204b und eine Eingabe/Ausgabesignalsteuerschaltungeiner fünftenAusführungsformeiner integrierten Halbleiterschaltung nach der vorliegenden Erfindung zeigt.Die erste Signaleingabe/Ausgabeschaltung 204a, die zweiteSignaleingabe/Ausgabeschaltung 204b und die Eingabe/Ausgabesignalsteuerschaltung 205 derfünftenAusführungsformder integrierten Halbleiterschaltung sind jeweils ein Teil der ersten Signaleingabe/Ausgabeschaltung 4a,der zweiten Signaleingabe/Ausgabeschaltung 4b und der Eingabe/Ausgabesignalsteuerschaltung 5 derersten Ausführungsformder integrierten Halbleiterschaltung. In anderen Elementen ist diefünfteAusführungsform dieselbewie die erste Ausführungsform.Daher sind gleiche Elemente mit denselben Bezugszeichen bezeichnetund werden nicht wieder beschrieben.
    [0084] Wiein 10 dargestellt enthält die ersteSignaleingabe/Ausgabeschaltung 204a einen Ausgabepuffer 12a,währenddie zweite Signaleingabe/Ausgabeschaltung 204b einen zweitenEingabepuffer 11b enthält.
    [0085] DieEingabe/Ausgabesignalsteuerschaltung 205 enthält eineVerdrahtung 24, die das Ausgangssignal Ausgabe_A der internenSchaltung 6 zu einem ersten Ausgabepuffer 12a unddem Eingangsabschnitt einer ersten Verriegelungsschaltung 25 überträgt, diein der Eingabe/Ausgabesignalsteuerschaltung 205 ausgebildetist.
    [0086] DerAusgangsabschnitt der ersten Verriegelungsschaltung 25 istmit einer Vergleicherschaltung 26 verbunden, die in derEingabe/Ausgabesignalsteuerschaltung 205 ausgebildet ist.Die erste Verriegelungsschaltung 25 verriegelt ein Signal,das dem Eingangsabschnitt synchron zu einem Takt eingegeben wird,der von dem Anschluss Takt_A in der internen Schaltung ausgegebenwird mit einem spezifiziertem Zeitablauf.
    [0087] DieEingabe/Ausgabesignalsteuerschaltung 5 enthält weitereine zweite Verriegelungsschaltung 28. Der Eingangsabschnittder zweiten Verriegelungsschaltung 28 ist mit dem Ausgangsabschnitt deszweiten Eingabepuffers 11b verbunden, und der Ausgangsabschnittder zweiten Verriegelungsschaltung 28 ist mit der Vergleicherschaltung 26 verbunden.In Übereinstimmungmit einem von dem Anschluss Takt_A in der internen Schaltung 6 ausgegebenenTakt verriegelt die zweite Verriegelungsschaltung 28 einEingangssignal mit demselben Zeitablauf, mit dem die erste Verriegelungsschaltung 25 ein Eingangssignalverriegelt.
    [0088] DieVergleicherschaltung 26 berechnet das Exklusiv-OR zwischenden Ausgängender ersten Verriegelungsschaltung 25 und der zweiten Verriegelungsschaltung 28 undgibt das Berechnungsergebnis an den Anschluss Ausgabe_B in der internen Schaltung 6 aus.
    [0089] Alsnächsteswerden mit Bezug auf 5 und 10 die Vorgänge beschrieben,die die integrierte Halbleiterschaltung in verschiedenen Betriebsarten durchführt. Wenndie integrierte Halbleiterschaltung 1 im Normalbetriebist, wird das von dem Anschluss Ausgabe_A in der internen Schaltung 6 ausgegebeneSignal von dem ersten Ausgabepuffer 12a verstärkt undvon dem Testanschluss 2t ausgegeben.
    [0090] Wenndie fünfteAusführungsformder integrierten Halbleiterschaltung im Normalbetrieb ist, kannder Testanschluss wie oben beschrieben genauso wie bei der erstenAusführungsformals eine gewöhnlicheSignalausgabeanschlussflächeverwendet werden.
    [0091] ImFolgenden wird der im Testbetrieb durchgeführte Betrieb beschrieben. DieserTestbetrieb entspricht dem zweiten Testbe trieb der ersten Ausführungsform.Wenn der Testanschluss 2t in diesem Testbetrieb zur Signalausgabeverwendet wird, wird das von Ausgabe_A ausgegebene Signal nichtnur zu dem ersten Ausgabepuffer 12a übertragen, sondern auch zudem Eingangsabschnitt der ersten Verriegelungsschaltung 25,und es wird mit einem Zeitablauf verriegelt, der durch ein von demAnschluss Takt_A ausgegebenen Takt festgelegt wird.
    [0092] DasSignal von dem Anschluss Ausgabe_A, das von dem ersten Ausgabepuffer 12a ausgegeben wird,wird nicht nur der Eingangsseite (im folgenden als Punkt C bezeichnet)einer Testvorrichtung 51 über einen Übertragungspfad 50 zugeführt, derdie erste Anschlussfläche 2a unddie Testfassung enthält,sondern auch zu dem Eingangsabschnitt der zweiten Verriegelungsschaltung 28 über dieAnschlussverbindung 9, die zweite Testanschlussfläche 2b undden zweiten Eingabepuffer 11b. Es wird dann in Übereinstimmungmit einem von dem Anschluss Takt_A ausgegebenen Takt verriegelt.
    [0093] Wenndie von der ersten Verriegelungsschaltung 25 und der zweitenVerriegelungsschaltung 28 verriegelten Signale von derVergleicherschaltung 26 verglichen werden, ist es möglich, genausowie bei der ersten Ausführungsformzu beurteilen, ob das Signal in dem Übertragungspfad verschlechtertwird. Da der Testanschluss 2t einen Aufbau hat, der durch Verbindender Anschlussflächen 2a und 2b mitder Anschlussverbindung 9 erzielt wird, kann weiterhin dieTestnadel beim Wafertest stabil in Kontakt mit dem Testanschlussgebracht werden.
    权利要求:
    Claims (11)
    [1] Integrierte Halbleiterschaltung (1)mit einer ersten Anschlussfläche (2a), die an einer Hauptoberfläche einesHalbleitersubstrats (7) angebracht ist, einer zweitenAnschlussfläche(2b), die an der Hauptoberfläche angebracht und benachbartzu der ersten Anschlussfläche(2a) angeordnet ist, einer Anschlussverbindung (9),die zwischen der ersten Anschlussfläche (2a) und der zweitenAnschlussfläche(2b) angebracht ist, zum Verbinden der ersten Anschlussfläche (2a)und der zweiten Anschlussfläche(2b) miteinander, einer ersten Signaleingabe/ausgabeschaltung(4a), die einen mit der ersten Anschlussfläche (2a)verbundenen ersten Ausgabepuffer (12a) enthält, einerzweiten Signaleingabe/ausgabeschaltung (4b), die einenmit der zweiten Anschlussfläche(2b) verbundenen zweiten Eingabepuffer (11b) undeinen mit der zweiten Anschlussfläche (2b) verbundenenzweiten Ausgabepuffer (12b) enthält und einen Ausgangsabschnittmit einer steuerbaren Ausgangsimpedanz aufweist, und einerEingabe/Ausgabesignalsteuerschaltung (5), die mit der erstenSignaleingabe/ausgabeschaltung (4a) und mit der zweitenSignaleingabe/ausgabeschaltung (4b) verbünden ist; wobeidie Eingabe/Ausgabesignalsteuerschaltung (5) enthält: eineerste Verriegelungsschaltung (25), die mit einem Eingangsabschnittdes ersten Ausgabepuffers (12a) verbunden ist, einezweite Verriegelungsschaltung (28), die mit einem Ausgangsabschnittdes zweiten Eingabepuffers (11b) verbunden ist, und einenersten Steuerschalter (23), der mit einem Eingangsabschnittdes ersten Ausgabepuffers (12a) und mit einem Eingangsabschnittdes zweiten Ausgabepuffers (12b) verbunden ist.
    [2] Integrierte Halbleiterschaltung (1) nachAnspruch 1, bei der die erste Anschlussfläche (2a) und die zweiteAnschlussfläche(2b) im Wesentlichen die gleiche Breite aufweisen und dieAnschlussverbindung (9) gleiche Breite wie die erste Anschlussfläche (2a)und die zweite Anschlussfläche(2b) aufweist und die erste Anschlussfläche (2a) und die zweiteAnschlussfläche(2b) miteinander verbindet.
    [3] Integrierte Halbleiterschaltung (1) nachAnspruch 1 oder 2 mit einem zweiten Steuerschalter (13),der die steuerbare Ausgangsimpedanz bildet; wobei der Ausgangsabschnittdes zweiten Ausgabepuffers (12b) über den zweiten Steuerschalter(13) mit der zweiten Anschlussfläche (2b) und dem zweitenEingabepuffer (11b) verbunden ist.
    [4] Integrierte Halbleiterschaltung (1) nachAnspruch 1 oder 2, bei der der zweite Ausgabepuffer (12b)ein Tristate-Puffer ist.
    [5] Integrierte Halbleiterschaltung (1) nacheinem der Ansprüche1 bis 4, bei der die integrierte Halbleiterschaltung (1)in einem Normalbetrieb oder in einem Testbetrieb arbeitet, imNormalbetrieb der erste Ausgabepuffer (12a) ein Ausgangssignalerzeugt, währenddie steuerbare Ausgangsimpedanz auf einen hohen Wert eingestellt ist,wobei der erste Steuerschalter (23) ausgeschaltet ist,und im Testbetrieb der erste Ausgabepuffer (12a) undder der zweite Ausgabepuffer (12b) gleichzeitig Ausgangssignalemit dem gleichen Logikpegel erzeugen, während die steuerbare Ausgangsimpedanzauf einen niedrigen Wert eingestellt ist, wobei der erste Steuerschalter(23) eingeschaltet ist.
    [6] Integrierte Halbleiterschaltung (1) nacheinem der Ansprüche1 bis 4, bei der die integrierte Halbleiterschaltung (1)in einem Normalbetrieb oder in einem Testbetrieb arbeitet, imNormalbetrieb der erste Ausgabepuffer (12a) ein Ausgangssignalerzeugt, währenddie steuerbare Ausgangsimpedanz auf einen hohen Wert eingestellt ist,wobei der erste Steuerschalter (23) ausgeschaltet ist,und im Testbetrieb die erste Verriegelungsschaltung (25) eindem ersten Ausgabepuffer (12a) zugeführtes Signal mit einem vorbestimmtenZeitablauf verriegelt und die zweite Verriegelungsschaltung (28)ein von dem zweiten Eingabepuffer (11b) ausgegebenes Signalmit einem vorbestimmten Zeitablauf verriegelt, während die steuerbare Ausgangsimpedanzauf einen hohen Wert eingestellt ist, wobei der erste Steuerschalter(23) ausgeschaltet ist.
    [7] Integrierte Halbleiterschaltung (1) nacheinem der Ansprüche1 bis 4, bei der die integrierte Halbleiterschaltung (1)in einem Normalbetrieb, in einem ersten Testbetrieb oder in einem zweitenTestbetrieb arbeitet, im Normalbetrieb der erste Ausgabepuffer(12a) ein Ausgangssignal ausgibt, während die steuerbare Ausgangsimpedanzauf einen hohen Wert eingestellt ist, wobei der erste Steuerschalter(23) ausgeschaltet ist, im ersten Testbetrieb dererste Ausgabepuffer (12a) und der der zweite Ausgabepuffer(12b) gleichzeitig Ausgangssignale mit dem gleichen Logikpegelerzeugen, währenddie steuerbare Ausgangsimpedanz auf einen niedrigen Wert eingestelltist, wobei der erste Steuerschalter (23) eingeschaltetist, und im zweiten Testbetrieb die erste Verriegelungsschaltung(25) ein dem ersten Ausgabepuffer (12a) zugeführtes Signalmit einem vorbestimmten Zeitablauf verriegelt und die zweite Ver riegelungsschaltung(28) ein von dem zweiten Eingabepuffer (11b) ausgegebenesSignal mit einem vorbestimmten Zeitablauf verriegelt, während diesteuerbare Ausgangsimpedanz auf einen hohen Wert eingestellt ist,wobei der erste Steuerschalter (23) ausgeschaltet ist.
    [8] Integrierte Halbleiterschaltung (1) nacheinem der Ansprüche1 bis 7, bei der die Eingabe/Ausgabesignalsteuerschaltung (5)eine Vergleicherschaltung (26) enthält, zum Vergleichen der Ausgangssignale derersten Verriegelungsschaltung (25) und der zweiten Verriegelungsschaltung(28).
    [9] Integrierte Halbleiterschaltung (1) mit einerersten Anschlussfläche(2a), die an einer Hauptoberfläche eines Halbleitersubstrats(7) angebracht ist, einer zweiten Anschlussfläche (2b),die an der Hauptoberflächeangebracht und benachbart zu der ersten Anschlussfläche (2a)angeordnet ist, einer Anschlussverbindung (9), diezwischen der ersten Anschlussfläche(2a) und der zweiten Anschlussfläche (2b) angebrachtist, zum Verbinden der ersten Anschlussfläche (2a) und der zweitenAnschlussfläche(2b) miteinander, einer ersten Signaleingabe/ausgabeschaltung(4a), die einen mit der ersten Anschlussfläche (2a)verbundenen ersten Ausgabepuffer (12a) enthält, einerzweiten Signaleingabe/ausgabeschaltung (4b), die einenzweiten Ausgabepuffer (12b) enthält, wobei ein Ausgangsabschnittdes zweiten Ausgabepuffers (12b) mit der zweiten Anschlussfläche (2b)verbunden ist und eine steuerbare Ausgangsimpedanz aufweist, einerEingabe/Ausgabesignalsteuerschaltung (5), die mit der erstenSignaleingabe/ausgabeschaltung (4a) und mit der zweitenSignaleingabe/ausgabeschaltung (4b) verbunden ist; wobeidie Eingabe/Ausgabesignalsteuerschaltung (5) einen erstenSteuerschalter (23) enthält, der zwischen einen Eingangsabschnittdes ersten Ausgabepuffers (12a) und einen Eingangsabschnittdes zweiten Ausgabepuffers (12b) geschaltet ist, ineinem Normalbetrieb der erste Ausgabepuffer (12a) ein Ausgangssignalerzeugt, währenddie steuerbare Ausgangsimpedanz auf einen hohen Wert eingestelltist, wobei der erste Steuerschalter (23) ausgeschaltetist, und in einem Testbetrieb der erste Ausgabepuffer (12a) undder der zweite Ausgabepuffer (12b) gleichzeitig Ausgangssignalemit dem gleichen Logikpegel erzeugen, während die steuerbare Ausgangsimpedanz aufeinen niedrigen Wert eingestellt ist, wobei der erste Steuerschalter(23) eingeschaltet ist.
    [10] Integrierte Halbleiterschaltung (1) mit einerersten Anschlussfläche(2a), die an einer Hauptoberfläche eines Halbleitersubstrats(7) angebracht ist, einer zweiten Anschlussfläche (2b),die an der Hauptoberflächeangebracht und benachbart zu der ersten Anschlussfläche (2a)angeordnet ist, einer Anschlussverbindung (9), diezwischen der ersten Anschlussfläche(2a) und der zweiten Anschlussfläche (2b) angebrachtist, zum Verbinden der ersten Anschlussfläche (2a) und der zweitenAnschlussfläche(2b) miteinander, einer ersten Signaleingabe/ausgabeschaltung(4a), die einen mit der ersten Anschlussfläche (2a)verbundenen ersten Ausgabepuffer (12a) enthält, einerzweiten Signaleingabe/ausgabeschaltung (4b), die einenmit der zweiten Anschlussfläche(2b) verbundenen zweiten Eingabepuffer (11b) enthält, und einerEingabe/Ausgabesignalsteuerschaltung (5), die mit der erstenSignaleingabe/ausgabeschaltung (4a) und mit der zweitenSignaleingabe/ausgabeschaltung (4b) verbunden ist; wobeidie Eingabe/Ausgabesignalsteuerschaltung (5) eine ersteVerriegelungsschaltung (25) und eine zweite Verriegelungsschaltung(28) enthält, einEingangsabschnitt der erste Verriegelungsschaltung (25)mit einem Eingangsabschnitt des ersten Ausgabepuffers (12a)verbunden ist, ein Eingangsabschnitt der zweiten Verriegelungsschaltung(28) mit einem Ausgangsabschnitt des zweiten Eingabepuffers(11b) verbunden ist, in einem Normalbetrieb der ersteAusgabepuffer (12a) ein Ausgangssignal erzeugt, und ineinem Testbetrieb die erste Verriegelungsschaltung (25)ein dem ersten Ausgabepuffer (12a) zugeführtes Signalmit einem vorbestimmten Zeitablauf verriegelt und die zweite Verriegelungsschaltung(28) ein von dem zweiten Eingabepuffer (11b) ausgegebenesSignal mit einem vorbestimmten Zeitablauf verriegelt.
    [11] Integrierte Halbleiterschaltung (1) nachAnspruch 10, bei der die Eingabe/Ausgabesignalsteuerschaltung (5)eine Vergleicherschaltung (26) enthält, zum Vergleichen der Ausgangssignaleder ersten Verriegelungsschaltung (25) und der zweitenVerriegelungsschaltung (28).
    类似技术:
    公开号 | 公开日 | 专利标题
    US10809295B2|2020-10-20|Die testing using top surface test pads
    US8621297B2|2013-12-31|Scan path switches selectively connecting input buffer and test leads
    US6291978B1|2001-09-18|System and method for detecting shorts, opens and connected pins on a printed circuit board using automatic test equipment
    US7262626B2|2007-08-28|Connection apparatus and cable assembly for semiconductor-device characteristic measurement apparatus
    US9835678B2|2017-12-05|Through substrate via scan cell with comparator mux, and flip-flop
    JP3103013B2|2000-10-23|集積試験回路付マルチチップ・モジュールおよびその製造方法
    EP0919823B1|2005-11-30|Anordnung zur Überprüfung der Signaltaktgenauigkeit in einer digitalen Testeinrichtung
    US10725103B2|2020-07-28|Interposer analog scan with digital scan cell, comparator, analog switches
    US4441075A|1984-04-03|Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
    US8384411B2|2013-02-26|Method and device for measuring inter-chip signals
    US6717415B2|2004-04-06|Circuit and method for determining the location of defect in a circuit
    KR100752448B1|2007-08-27|집적 회로 웨이퍼와 웨이퍼 테스터 사이의 신호 경로를테스트하기 위한 방법 및 장치
    US7609082B2|2009-10-27|System for measuring signal path resistance for an integrated circuit tester interconnect structure
    US4504784A|1985-03-12|Method of electrically testing a packaging structure having N interconnected integrated circuit chips
    CA2245549C|2003-04-08|Assembly and method for testing integrated circuit devices
    US6924651B2|2005-08-02|Printed board inspecting apparatus
    KR101118447B1|2012-03-06|멀티 칩 시스템 및 이 시스템을 테스트하는 방법
    US4494066A|1985-01-15|Method of electrically testing a packaging structure having n interconnected integrated circuit chips
    US7594149B2|2009-09-22|In-situ monitor of process and device parameters in integrated circuits
    US7274204B2|2007-09-25|System and method for testing devices utilizing capacitively coupled signaling
    US6791344B2|2004-09-14|System for and method of testing a microelectronic device using a dual probe technique
    KR100571312B1|2006-04-17|고속 입출력장치를 구비한 반도체 집적회로장치의시험방법 및 시험장치
    US4782283A|1988-11-01|Apparatus for scan testing CMOS integrated systems
    KR101293381B1|2013-08-05|전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
    JP2008529012A|2008-07-31|プローブカード上の信号をルーティングするプログラマブルデバイス
    同族专利:
    公开号 | 公开日
    US20050046473A1|2005-03-03|
    JP2005072375A|2005-03-17|
    US6900691B2|2005-05-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-04-07| OP8| Request for examination as to paragraph 44 patent law|
    2007-04-05| 8131| Rejection|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]